5.1 同步时序电路的基本概念

5.1.1 时序逻辑电路的定义与结构

5.1.1.1 时序逻辑电路的特点

• 时序逻辑电路的基本特点
• 组合逻辑电路：任意时刻的输出仅取决于该时刻的输入，与电路过去的状态无关。
• 时序逻辑电路：任意时刻的输出不仅取决于该时刻的输入，还取决于电路原来的状态。

5.1.1.2 时序逻辑电路的结构

1. 存储电路：由第四章所学的触发器（Flip-Flop）构成，用于存储电路状态。

2. 组合逻辑电路：由各种门电路构成，根据当前输入和存储的状态产生新的输出和控制信号。

• 输出方程： Y(tn)=F[X(tn)，Q(tn)]

• 激励方程： Z(tn)=G[X(tn)，Q(tn)]

• 状态方程： Q(tn+1)=H[Z(tn)，Q(tn)]

5.1.2 时序逻辑电路的分类

• 按逻辑功能分类
• 计数器：对输入的时钟脉冲（CP的上升沿或下降沿）进行计数。例如，十进制计数器在计满10个脉冲后产生一个进位信号。
• 寄存器：用于暂存（保管）数据。数据写入后保持不变，需要时再读出。
• 移位寄存器：在寄存器基础上增加移位功能，可实现并行数据与串行数据之间的转换。
• 顺序脉冲发：产生一系列按预定顺序出现的脉冲，用于控制设备按步调工作。
• 存储器（如RAM、ROM）：本章对读写存储器（RAM）仅作选读，重点放在前四类。

• 按电路结构分类
• 同步时序逻辑电路：所有触发器的时钟脉冲（CP）端连接在一起，受同一个CP信号控制。当CP的有效边沿到来时，所有触发器同步更新状态。
• 异步时序逻辑电路：CP信号只触发部分触发器，其余触发器由电路内部信号触发。各触发器不同步工作。

• 按输出特性分类
• Moore型（摩尔型）时序电路：输出仅与电路的现态有关。无输入X，或有输入X，但：Y(tn)=F[Q(tn)]
💡
总而言之就是摩尔型时序逻辑电路的输出信号仅与状态有关。这里提到的简洁也是因为摩尔型时序逻辑电路的输出信号的逻辑表达式比较简单
• Mealy型（密理型）时序电路：输出不仅与电路的现态，还与输入信号有关。一定有输入X，且Y(tn)=F[X(tn) ，Q(tn)]
💡
即米里型状态机的输出与输入信号还有关

5.1.3 同步时序逻辑电路的描述方法

• 方程组：输出方程、激励方程和状态方程

• 状态转换真值表（实际上就是真值表）

• 状态转换图（状态机）

• 时序图或称工作波形图

5.2 同步时序电路分析

5.2.1 同步时序电路的分析方法

• 写方程组
• 时钟方程：各触发器时钟信号的逻辑表达式。（同步电路中通常省略，因所有CP连在一起）
• 输出方程：时序电路的输出逻辑表达式，通常为现态和输入变量的函数。
• 驱动方程：各触发器输入端的逻辑表达式。

• 求状态方程
• 状态方程：将驱动方程代入相应触发器的特性方程所得到的方程。从而得到描述次态与现态及输入之间关系的状态方程。

• 列状态表
• 状态表：将电路输入和现态的各种取值组合，代入状态方程和输出方程进行计算，求出相应的次态和输出。
• 起始状态：若题目未指定，通常假设所有触发器初始状态为0（如两个触发器则从00开始，三个触发器则从000开始）。
• 简化状态表：一种更实用的表格形式，只列出现态、次态、输出。CP脉冲到来前为现态，到来后为次态。输出由现态决定。

• 画状态转换图和时序图
• 状态转换图：指电路由现态转换到次态的示意图。
• 时序图：在时钟脉冲CP作用下，各触发器状态变化的波形图。

• 检查电路能否自启动
• 能自启动：存在无效状态，但没有形成循环。
• 不能自启动：存在无效状态，且形成了循环。

• 说明电路的逻辑功能
• 根据状态表或状态转换图来说明电路逻辑功能。

• 电路特点分析
• 由三个下降沿触发的JK触发器构成。
• 所有CP端连在一起，是同步时序电路。
• 无外部输入（一个变量X，而不是常量1），输出Y仅与现态（Q₂, Q₁, Q₀）有关，属于摩尔型电路。
• 解:这是时钟CP下降沿触发的同步时序电路，分析时不必考虑时钟信号。没有外部输入，只有输出，且输出仅与现态有关，属Moore型时序电路。

• 第一步：写方程
• 驱动方程：各触发器输入端的逻辑表达式
• 如名字所示，驱动，那么是每一个触发器输入端的逻辑表达式
• 驱动方程和输出方程都是用现态来表示右上角需要标记一个n
• 有多少个触发器就有多少个驱动方程，且分别用J0,J1,J2和K0,K1,K3表示





• 输出方程：时序电路的输出逻辑表达式
• 驱动方程和输出方程都是用现态来表示右上角需要标记一个n
• 下标往往是从高到低来书写

• 第二步：求状态方程
• 将驱动方程代入JK触发器特性方程
• 用现态来表示右上角需要标记一个n，状态Q0,Q1,Q2
• 注意：下标由大到小顺序排列

• 第三步：列状态表
• n代表信号作用前的现态，n+1代表信号作用后的次态
• 设电路的初始状态Q2Q1Q0=000(三个状态)
• CP下降沿触发



• 注意这里只有第一个是000初始得到的，然后得到001的次态。但这个次态在下一个下降沿到来的时候，是下一次计算的现态。所以代入计算次态后，其实就可以直接写入现态。
• 电路在输入第6个CP时返回初始状态，同时在了端输出一个进位信号之后再输入脉冲将重复上述过程。
• 这个简易图得这么理解：初始状态是000，计算Y=0.然后CP1来，来之后次态是001，是CP2来的时候的现态，所以在CP2那一栏写入001，计算Y.然后代入计算得次态是010是CP3来的时候的现态，所以写入CP3那一行，然后计算得到Y。

• 第四步：画状态转换图和时序图
• 状态转换图



• 也就是左边那个圈所对应的Y值。返回的时候输出一个进位脉冲Y高电平
• 如果输入的是上一个圈圈的Q2Q1Q0值，那么X就不用写。当外部输入的时候需要写



• 有效状态
• 被利用的状态:000、001、010、011、100、101
• 有效状态构成的循环称为“有效循环”
• 无效状态
• 没有被利用的状态:110、111
• 无效状态无效状态若构成循环称为“无效循环”
• 时序图
• "CP"的个数不能少于有效循环的个数



• 下降沿触发，所以只要我去检测这个Y是否出现下降沿，出现就说明循环走完了

• 第五步：检测电路能否自启动
• 能自启动：存在无效状态，但没有形成循环。
• 电路虽然存在无效状态，但没有形成循环，所以电路能自启动。即使电路由于某种原因进入无效状态，只要给足够的脉冲，就能返回到有效循环
• 不能自启动：存在无效状态，且形成了循环。

• 第六步：电路功能说明
• 该电路能对CP脉冲进行六进制计数，并在端输出一个下降沿作为进位输出信号，为“同步六进制计数器”

• 写方程组

• 状态方程：驱动方程代入到特性方程
• 有几个触发器就有几个状态方程，就写出特性方程
• 然后再代入

• 列写状态表（状态方程和输出方程）
• 注意：两个异或公式0异或A=A，1异或A=A’，

• 画状态转换图和时序图



三个状态的三位加法计数器和减法计数器
为什么10再加1就是00，那么就说明是三进制。加法，表示进位
00-1，Y=1是说明借位，到10

• 判断能否自行启动
• 存在无效状态，但是不构成无效循环，所以可以自启动

• 电路功能说明

5.3 同步时序电路的设计

• 分析要求，作状态图；

• 状态化简；

• 选触发器及确定触发器的个数；

• 状态分配(状态编码)；

• 作状态转换真值表；

• 求出状态方程、激励方程和输出方程；

• 对存在无效状态的电路，检查能否自启动；

• 电路图。

5.3.1 形成原始状态图与状态表

• 形成原始状态图
• 与组合逻辑电路的设计相同，首先需要对要求进行逻辑抽象
💡

例如在序列检测器中，可能就需要先规定：S0初始状态，S1是1，S2为检测到10





• 就强行记一下吧。只有当S2再次输入1结果才是1，其他都是0.
• 状态转移的核心逻辑是：在当前状态下，接收一个新输入（0或1），看新的输入序列末尾能匹配到“101”的哪个最长前缀，从而决定下一个状态，并根据是否完整匹配“101”来决定输出。

• 绘制状态转换表



• 现态 (Present State): 当前所处的状态。
• 次态 / 输出 (Next State / Output): 在给定输入下，下一时刻将进入的状态以及此时的输出。
• 这一列又根据不同的输入值（这里是 X=0 和 X=1）细分为两列。
所以，表格的每一行代表一个“现态”，每一列代表一个“输入”，单元格内的内容就是“次态/输出”。

5.3.2 状态分配

5.3.3 状态转换真值表

5.3.4 求激励方程，状态方程和输出方程（用JK触发器）

5.3.5 检查自启动

5.3.6 绘制电路图